利用催化层压体或粘合剂的集成电路晶片集成制造技术

技术编号:21959548 阅读:10 留言:0更新日期:2019-08-24 22:48
催化层压体由树脂、纤维增强层和催化颗粒形成,使得催化颗粒被布置在整个催化层压体中,但从催化层压体的外表面被排除。催化层压体具有形成为制作单层或多层催化层压体印刷电路板的迹线通道和通孔。在层压体PCB中形成具有匹配集成电路垫的位置的位置的孔。集成电路被结合至催化层压体PCB,并且集成电路和层压体两者均经受无电电镀,从而将集成电路电连接至单层或多层催化层压体PCB。

IC wafer integration using catalytic laminates or adhesives

【技术实现步骤摘要】
【国外来华专利技术】利用催化层压体或粘合剂的集成电路晶片集成专利
本专利技术涉及集成电路封装和集成电路至基板的附接。特别地,本专利技术涉及将集成电路芯片或集成电路管芯(die)电结合至催化层压体基板或催化粘合剂,以形成器件组件。专利技术背景电路的基本考量是回路的元件的互连。典型的现有技术互连技术是印刷电路板(PCB),其中导电迹线(conductivetrace)被印刷在层压体上,并且各个部件被安装在PCB上以提供电互连。一个基本考量是,虽然新一代的集成电路继续提供越来越精细的制造线宽(fabricationlinewidth)(目前大约50nm),但印刷电路板线宽保持大约5密耳间距(~125u),比集成电路线宽粗2,500的因数。因此,芯片设计实践继续最大化芯片的复杂性和功能性,并且最小化离开芯片的输入/输出(I/O)线的数目。对于具有大量I/O连接(I/Oconnection)的芯片设计,使芯片I/O引脚(pin)适于PCB依然是未解决的问题,因为芯片特征大小(chipfeaturesize)继续缩小,并且PCB线宽保持不变。图1A示出球栅阵列(BGA,BallGridArray)封装101的侧视图,所述球栅阵列封装101已经被焊接至印刷电路板102,印刷电路板102具有一系列电连接至BGA封装101的球114的垫(pad)。BGA封装101包括芯片104,所述芯片104被安装至基板112,其中印刷线结合垫110在顶部上,并且BGA垫115的电迹线在下面。例如通过超声焊接,单独的线108从IC104的垫106结合至基板112的结合垫110。可以使用粘合剂或其他技术将芯片104机械地附接至基板112,其中垫106从顶部可接近,如示出的。在将互连线108线结合(wirebond)在芯片104垫(chippad)和基板112垫110之间之后,应用密封剂105例如环氧树脂,以保护芯片的顶部。在二次操作中,单独的球114在每个附接点115处被附接至基板112的底垫(bottompad),使得在随后的操作期间,单独的球114在升高的温度回流(reflow),以形成至电路板102的电连接。基板112可以是常规的印刷电路板,所述印刷电路板遵循5密耳(~125u)宽和5密耳(~125u)边缘间距(edgespacing)的典型PCB线宽,该PCB线宽用镀亮镍(nickelflash)或其他薄电镀(thinplating)使用印刷铜迹线(printedcoppertrace)在迹线上方形成,用于与管芯结合线108(diebondwire)的材料相容性,所述管芯结合线108可以是铝、金、银或铜。在现有技术集成电路中,单独的器件通过图案化的局部离子植入(patternedlocalizedionimplantation)形成到芯片基板例如硅(Si)中,以实现掺杂以形成半导体器件,并且半导体器件使用一系列由铝或铜形成的金属互连件(metallicinterconnect)(金属化层)以及任选的中间绝缘层或屏障层来互连。芯片互连焊盘(chipinterconnectland)(或芯片互连垫)通常使用与层金属化相同的材料来提供,通常对于低复杂性/低密度芯片使用铝并且对于高复杂性/高密度芯片使用铜。图1B示出图1A的俯视图,其中使用图1A的参考数字标识结构,如在整个本专利申请中进行的。图1A的现有技术系统受PCB线宽限制,所述PCB线宽明显比芯片线宽粗。另外,图1A的线结合方法将不合意的引线电感(leadinductance)从芯片104引入至PCB102,这限制所得到的电路的高频率信号传播能力。虽然可能使用参考接地平面(referencegroundplane)来保持印刷电路板迹线的高频率传输线特性,但为结合线例如108提供这样连续的阻抗或连续的接地参考不是可能的,所述结合线还被电感耦合至其他结合线,特别是当递送至传输线的切换频率增加时。PCB技术的一个考量是可制造性和可维修性(serviceability),包括如果发现单独的器件有缺陷,那么替换它们。在图1A的BGA封装技术中,当芯片有缺陷时,可以将局部热(localizedheat)应用至101BGA芯片组件,直到电路基板112和PCB102之间的BGA球熔化,之后除去BGA芯片组件101,并且可以安装替换的BGA芯片组件101。另外,对于高值BGA组件101,可能使BGA封装101重新成球状(reball)(安装新的焊料球(solderball)114)并且使用局部加热和焊料通量(solderflux)将BGA封装101重新附接至PCB102,直到球114熔化(回流)到在相邻的上表面和下表面上的垫上。为了解决BGA封装的低封装密度和引线电感,图2A中示出的“倒装芯片(flipchip)”封装方法并入倒置的芯片基板202,其中相比于图1A的BGA芯片封装的面向上的芯片焊盘取向,芯片电路和芯片焊盘面向下。在倒装芯片方法中,芯片202具有在底部表面上形成的互连焊盘(interconnectland)(典型地以铜),并且绝缘掩模层(insulatingmasklayer)204防止焊料球208的迁移,并且将相邻的互连层电隔离。倒装芯片互连件涉及相当高的工装成本(toolingcost)和资本设备成本,并且因此通常用于高体积和高密度封装方法,例如消费者手机。图2B示出用于与图2A的侧视图比较的倒装芯片的仰视图。现有技术的一个问题是BGA芯片结合引入引线电感,这在倒装芯片方法中以高工装成本以及使倒装芯片器件重新起作用或除去倒装芯片器件的困难为代价来解决。现有技术封装的另一个问题是,可以期望将若干芯片和电路集成到PCB上,以用于在机构管理的组件(agency-regulatedassembly)中使用,其中芯片模块由管理机构检查和认证。这样的机构管理的组件的实例包括或802.11无线局域网(WLAN)模块,其中管理机构针对公布的标准检查用于RF发射的模块,并且将模块认证为符合该发射标准。呈此形式的预先批准(pre-approve)的模块的使用允许该模块的使用者做出他们的互连的PCB设计的变化,而不需要重新认证,如果预先批准的模块中的先前批准的设计并入到其PCB中,那么将另外需要重新认证。本专利技术人已经发现一种高密度封装设备和方法,其以最小增量工装成本提供相比于由现有技术PCB制造方法提供的PCB线宽更细PCB线宽的若干因数。因此,期望提供一种封装方法,所述封装方法对于低体积成本敏感应用(lowvolumecost-sensitiveapplication)能够将集成电路芯片直接安装至电路板或基板,并且提供用于高速度操作的连续电连接和改进的信号整体性,并且没有现有技术的电感线结合(inductivewirebond)。专利技术目的本专利技术的第一目的是催化基板,所述催化基板具有多个孔,催化基板具有非催化表面并且具有在非催化表面以下排除深度(exclusiondepth)的催化颗粒,使得例如通过蚀刻、刮擦、钻孔或形成通道或孔的其他除去手段除去表面材料将下面的催化颗粒活化(暴露),催化颗粒具有足以支持无电电镀的密度,孔被定位成邻近半导体芯片的引线附件,通道被定位成邻近孔,使得在无电电镀期间,无电导电金属(elec本文档来自技高网...

【技术保护点】
1.一种集成电路封装,包括:催化层压体,所述催化层压体具有第一表面和与所述第一表面相对的第二表面,所述催化层压体具有分散在每个所述表面下面的排除深度的催化颗粒;多个孔,所述孔在所述催化层压体中,至少一个所述孔位于邻近集成电路焊盘以用于附接;多个通道,所述多个通道形成到所述催化层压体的所述第二表面上,至少一个所述通道从孔延伸至末端焊盘;所述多个通道、所述孔和所述集成电路焊盘具有暴露的催化颗粒,使得通过铜的无电沉积形成导体,铜的无电沉积将所述集成电路焊盘、所述通道和所述第二表面焊盘互连。

【技术特征摘要】
【国外来华专利技术】2016.11.12 US 15/350,0191.一种集成电路封装,包括:催化层压体,所述催化层压体具有第一表面和与所述第一表面相对的第二表面,所述催化层压体具有分散在每个所述表面下面的排除深度的催化颗粒;多个孔,所述孔在所述催化层压体中,至少一个所述孔位于邻近集成电路焊盘以用于附接;多个通道,所述多个通道形成到所述催化层压体的所述第二表面上,至少一个所述通道从孔延伸至末端焊盘;所述多个通道、所述孔和所述集成电路焊盘具有暴露的催化颗粒,使得通过铜的无电沉积形成导体,铜的无电沉积将所述集成电路焊盘、所述通道和所述第二表面焊盘互连。2.如权利要求1所述的集成电路封装,其中所述催化层压体由催化颗粒形成,所述催化颗粒包括以下中的至少一种:钯(Pd)、铂(Pt)、铑(Rh)、铱(Ir)、镍(Ni)、金(Au)、银(Ag)、钴(Co)或铜(Cu)或其其他化合物或盐。3.如权利要求1所述的集成电路封装,其中所述催化颗粒包括涂覆有催化剂的填料,并且所述填料是以下中的至少一种:粘土矿物质、含水的层状硅酸铝、二氧化硅、高岭石、聚硅酸盐、高岭土家族或瓷土家族的成员或高温塑料。4.如权利要求1所述的集成电路封装,其中所述排除区域是催化颗粒的最长尺寸的约1/2。5.如权利要求1所述的集成电路封装,其中所述催化层压体包括与催化颗粒混合的树脂,其中所述催化颗粒与所述树脂按重量计的比率在5%至16%的范围内,并且其中所述催化层压体在凝胶点温度固化持续一定的凝胶点停留时间,所述凝胶点停留时间足以引起所述催化颗粒迁移到所述催化层压体的所述表面下面的排除深度下面。6.如权利要求5所述的集成电路封装,其中所述树脂包括以下中的至少一种:环氧树脂、聚酰亚胺树脂、氰酸酯树脂或共混树脂。7.如权利要求1所述的集成电路封装,其中所述织物是编织或非编织的玻璃纤维。8.如权利要求1所述的集成电路封装,其中所述集成电路焊盘具有与无电电镀相容的过渡金属的层,其中所述层具有暴露的催化颗粒或所述层由铜形成。9.一种用于形成集成电路封装的工艺,所述工艺在集成电路上可操作,所述集成电路具有导电焊盘和催化层压体,所述催化层压体具有第一表面和与所述第一表面相对的第二表面,每个所述表面具有在所述催化层压体的所述表面下面的排除深度的减小的催化颗粒密度,所述工艺包括:在对应于集成电路焊盘的位置中将孔形成到所述催化层压体中,从而所述孔...

【专利技术属性】
技术研发人员:康斯坦丁·卡拉瓦克斯肯尼斯·S·巴尔
申请(专利权)人:塞拉电路公司
类型:发明
国别省市:美国,US

相关技术
网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1
澳彩网
      1. <ins id="knhk5"><rp id="knhk5"></rp></ins>
      2. <ins id="knhk5"><rp id="knhk5"></rp></ins>
              1. <ins id="knhk5"></ins>
              2. <kbd id="knhk5"><track id="knhk5"><listing id="knhk5"></listing></track></kbd>
                <kbd id="knhk5"></kbd>

                <bdo id="knhk5"></bdo>

                <samp id="knhk5"></samp>

                网络棋牌| 多多棋牌| 多多棋牌| 冠通棋牌| 99棋牌| 大家玩棋牌| 棋牌平台| 比特棋牌| 99棋牌| 游艺棋牌|